徐州扫频仪供应--一种基于FPGA和单片机的扫频仪研究与设计 (2)

　　2 系统功能部分设计
　　2．1 扫频信号的产生
　　直接数字合成(DDFS)信号源。它是一种完全数字化的方法：先将一个周期的正弦波(或者其他波形)的离散样点幅值的数字量预先存储于ROM或者RAM中，按一定的地址增量间隔读出，经D／A转换后成为不同频率的模拟正弦波信号波形，再经低通滤掉毛刺即可得到所需频率的输入信号。按此原理，DDS可以合成任意波形，且可以控制相位，频率也非常稳定。利用FPGA制作起来相当容易，且扫频步进实现简单。设FPGA内部的参考频率源的频率为fclk，采用计数容量为2N的相位累加器(N为相位累加器的位数)，徐州扫频仪供应频率控制字为M，则DDS系统输出信号的频率fout=fclk／2N×M。频率分辨率为：△f=fclk／2N。
　　若选取晶振频率为40 MHz，频率控制字为24位，相位累加器的位数为31位，则输出频率范围为0．02 Hz～312 kHz，步进频率为40 MHz／231≈0．02 Hz。
　　系统采用高速14-bit电流输出型D／A转换器DAC904制作DDS扫频信号源。通过FPGA给其20 MHz的时钟信号以输出10 Hz～100 kHz的扫频信号。该器件制作成的PCB板中，很好地考虑了接地，使得输出信号在频率为1 MHz可以达到无明显失真。DAC904采用内部基准和双极性接法，输出信号幅值范围为0～5 V。其原理图

　　2．2 幅频特性测试方案
　　使用集成真有效值转换器AD637先检测出信号每个频率点的有效值，再经过A／D采样将得到的数据读到单片机中进行处理即可。该器件外接电路简单，工作频带很宽，与A／D转换器级联，徐州扫频仪供应可以对任何复杂波形的有效值、平均值、均方值、值进行采样，测量误差小于±(0.2％读数+0．5 mV)，可以达到很高的测量精度。